|
|
||||||||||
DeutschEnglish
Examples of Verilog models
Combinational circuit models
Mealy, Moore, and Medvedev machines
A Mealy-type state machine
A Moore-type state machine
A Medvedev-type state machine
State reduction and state encoding
Simulation testbenches
A testbench of grade 1
A testbench of grade 2
Note: Under Unix the TAR-archives can be unpacked with:
tar -xvf archive.tar
Wichtiger Hinweis:
Diese Website wird in älteren Versionen von Netscape ohne
graphische Elemente dargestellt. Die Funktionalität der
Website ist aber trotzdem gewährleistet. Wenn Sie diese
Website regelmässig benutzen, empfehlen wir Ihnen, auf
Ihrem Computer einen aktuellen Browser zu installieren. Weitere
Informationen finden Sie auf
folgender
Seite.
Important Note:
The content in this site is accessible to any browser or
Internet device, however, some graphics will display correctly
only in the newer versions of Netscape. To get the most out of
our site we suggest you upgrade to a newer browser.
More
information
